逻特科技的pg430u编程器设计原理

liyf

这个没有原理图了，人家没公开，不过有个简图和设计原理，基本也该有个大概轮廓了，不多说，各人理解吧


----PG430U的设计原理----
　　PG430U的原理框图如 Mcu Info-Test 页所示，一个40个脚位(PIN)的锁紧座，脚位分别标示为1-40，图的右下角椭圆型内可以看出每个脚位由两个P型三极管控制是否加Vc,Vp电压，由一个N型三极管控制输出OUT（高低电平或作为GND），还有个二极管防止Vp的高压倒灌到Vc将其击穿，通过一个10K的电阻上拉到Vc，通过一个10K的电阻到大规模逻辑作为信号的输入IN， N型三极管的发射极经过一个1Ω检流电阻，产生ISEN信号。当ISEN检测的电流约大于100mA会使大规模逻辑CPLD的Vc,Vp使能信号关闭，停止Vc,Vp的输出。还有主控单片机AT89S52的INT0,INT1,T0,T1,P1.3经过一个1K的电阻直接到锁紧座的12-15,30脚，锁紧座的16,17脚通过一个10K电阻输入到比较器，比较器输出到主控单片机的P1.2，这些直通引脚与烧写芯片无关(烧写时必须置高)，但可以直接在锁紧座上做简单的输入输出实验。大规模逻辑还有一个XT19通过一个1K电阻接到锁紧座的19脚，可以控制这个脚输出5.5M的时钟信号(有些51类MCU的烧写时要用到)。
　　图的右边USB-COM框表示一个USB转232的接口线路，可以象普通串口一样操作编程器(要下载USB驱动程序并安装)。中间偏右为主控单片机AT89S52，其以22.1184MHz工作，正好适合115.2KBps的通讯波特率，内部8K Flash只装有监控和下载程序，其EA接高电平，程序空间低8K运行内部程序，高于8K运行外扩的32K 静态存储器内的程序，PSEN和RD信号作与操作使外扩程序和数据空间重叠，这样就可以通过软件先将芯片烧写算法的程序下载到外扩的32K SRAM内，然后再根据所进行的操作运行相应的程序段。主控单片机的P1.4接发光管的红色端，P1.5接绿色端，P1.6驱动内部蜂鸣器。主控单片机的P1.4接发光管的红色端，P1.5接绿色端，P1.6驱动内部蜂鸣器。
　　图的中间偏左为大规模逻辑部分和32K SRAM存储器，大规模逻辑用于处理锁紧座的输入输出和Vc,Vp的产生，具体的地址分配和操作参考汇编文件PG430U.Asm的算法部分的上部。已经将大部分的控制写成了子程序，直接调用即可，如 置锁紧座脚位1为高电平调用 PIN01_H，设置Vc脚位调用 PIN_VC , 设置Vp电压调用 VOL_VP， 要输出Vp电压调用 ENB_VP，这些控制也很简单很好理解。Vp可以从4.5V到33V 做为编程时的烧写电压电流也较小（到锁紧座再减1V），Vc可以从2.5V到9V编程时作为工作电压电流较大（到锁紧座再减1.7V），绝大部分的芯片都在此范围内。电压越高内部的数字直流升压器耗电越大，USB供电功率非常有限(<1A/5V)因此要尽可能减少功率消耗。外扩的 32K SRAM 还由一个3V锂电池提供备份电源在脱机状态下依然能保存数据，如果在其2026H 单元存放 EXTER 字符则复位后等6秒即离开监控程序跳转到2000H单元开始运行，如果在 2026H单元存放 PG430 字符则运行内部的编程器程序。
　　PG43OU仿真原理 主界面-仿真调试 进入仿真调试界面，本机利用Mcu的串口仿真，占用串口相关资源，波特率由T2产生，115200,m,8,1，当校验位为0即s 时，串口中断不会进入系统监控部分，如果PT2为1则转到2023H地址执行外部程序否则进入到内部编程器的中断程序，仿真时还会占用18H-1FH寄存器，其他中断均转到2000H后开始的相应单元，本机可以实现单步和断点功能，并能在停止状态下看到各个内部寄存器的内容和外部32K SRAM的内容。断点占用三字节，因此如果断点处不够三字节，就应避免运行时程序跳到其后的一或二个字节，可以加两个空指令 NOP来凑齐三字节。断点设置后必须用DownLoad下载下去才有用。可以在仿真界面编写自己的程序或打开芯片库文件进行修改，保存后进行编译 Compile，编译后产生后缀为 .Lst 和 .Hex的文件，要反复修改直到没有影响代码产生的错误，目前使用的编译器是Asm51.exe 可以阅读它的说明书 Asm51.Doc（在Asm子目录下），目标文件 .Hex 可以下载到编程器进行调试也可以装载到缓冲区烧写进芯片直接使用，篇幅有限，具体使用请参考软件的相关帮助