Beeprog+ dataio电路及分析

uuuxxx · 发表于 2016-9-18 00:25:18

银子银子。。。

uuuxxx · 发表于 2016-9-18 00:25:44

银子银子。。。

uuuxxx · 发表于 2016-9-18 00:26:07

银子银子。。。

iopjklbnm · 发表于 2017-1-22 09:39:06

银子银子银子银子

czc · 发表于 2017-1-25 15:21:31

赚点银子来了

czc · 发表于 2017-1-31 21:15:23

过来看看。。。。

shangdawei · 发表于 2017-4-22 17:50:43

总结一下

串联电容，对脉冲相当于短路，高频脉冲，FPGA端口到PIN引脚是47欧。

如果FPGA配置成输出时，应该是OC门输出，
输出高电平，OC门相当于开路，此时由上拉电阻22K提供高电平信号到相应的引脚，
此时高电平电压与芯片VCP相同。

如果输出低电压时，OC门拉低，编程引脚的电压由22K和1.3K分压构成接近20比1了，
所以输出低电平时，FPGA也能将锁紧座的对应引脚拉成低电平的上限制以下的。

如果FPGA配置为输入时，待编程芯片必然是输出，输出高电平如果超过3.3V时，
由BAV70芯片钳位，然后加到芯片的输入引脚不会超过3.6V.

如果输出是低电平，通过1K电阻和300欧加到FPGA引脚上也是低电平，接近0V的。

shangdawei · 发表于 2017-4-22 17:56:24

shangdawei 发表于 2017-4-22 17:50
总结一下

串联电容，对脉冲相当于短路，高频脉冲，FPGA端口到PIN引脚是47欧。

上拉电阻 22K 原来在这个帖子里面

beeprog+编程器全驱动--PULLUP、PULLDOWN部分探讨
http://www.diybcq.com/thread-99206-1-1.html
(出处: DIY编程器网)

madmike · 发表于 2018-4-25 17:48:48

楼主给力，我给你点赞

maithon · 发表于 2018-4-30 20:57:36

这个主要是补偿带宽，实际线路对地有杂散电容，并上电容，可以提高驱动信号的带宽。

		自动登录	找回密码
密码			注册

[原创] Beeprog+ dataio电路及分析

评分