beeprog+编程器主控制部分架构探讨

liyf · 发表于 2013-10-24 20:30:08

beeprog+编程器主控制部分主要由fpga xc2s50实现，负责与并口、usb接口通讯，同时控制内存的读写，实现数据的缓存，以及与pic18f242通讯实现编程电压的控制，通过另一片fpga xcs05实现到zif座的io路由

xc2s50与内存接口

xc2s50与cy7c68013接口，中间插针就是与并口连接

xc2s50与pic通讯，实现编程电压，过流过压保护，当然还有序列号的读取

这就是保存那个序列号的芯片，ds2432，带加密保护的

xc2s50与xcs05实现zif座的io通讯，旁边电路为io保护用的

两片fpga的配置方式是以并行方式配置还是以菊花链形式，还有待考证，当然菊花链的可能性更高。
在板上没有找到大容量的配置芯片，通过pic实现配置的可能性比较小，当然先由pic实现配置，然后再通过pc传输的数据进行局部动态重构也是可行的，这些都是要具体研究线路才可确认。
先留下各种可能进行探讨也是不错的学习方式。