FPGA IO 到 PIN 脚

program · 发表于 2016-7-5 22:26:04

常用通过电阻隔离.
当然cmos兼容TTL 逻辑,
在透过二极管钳位到VIO,
一般不会有什么问题,
哪位有这部分详细的考量说明.

shangdawei · 发表于 2017-4-19 10:14:44

liyf · 发表于 2016-7-16 08:19:59

这个说起来还挺多门道的
串个电阻值只是限流作用罢了，一般来说，对于电平差不多在同一个等级时用
要是不同电平等级就得加入二极管做嵌位，限制输入的电平，以免对接口电平低的损坏，这个是比较古老的做法，一般还要加入一个消耗电阻才行
还有一种就是直接把嵌位二极管换成稳压管，这个比嵌位更加有效，但是对于电流消耗比较大，一旦稳压管损坏还是挺危险的
现在比较流行的都采用前面的电路再并入电容实现，原先的电路都会引起不同的延时，对于高速传输来说肯定有影响的，并入电容可以有效的改善波形上升沿
当然为了更好的保护，还有做二级保护的，三级保护的比较少见，反正我还没看到过，我们的uuprog2就是采用二级保护的
其实也可以用mos管做电平转换，但是有个最大的问题就是mos经不起高压打，用这个你得在前端加个稳压管，但是你很难自定义电压，非常难处理

program · 发表于 2016-7-17 00:43:03

电容常用多大,及电阻规格.

shangdawei · 发表于 2017-4-1 23:58:54

shangdawei · 发表于 2017-4-1 23:59:32

shangdawei · 发表于 2017-4-1 23:59:55

shangdawei · 发表于 2017-4-8 13:53:28

喜欢电台 · 发表于 2017-4-10 17:56:32

好的资料要好好学习一下

program · 发表于 2017-4-21 09:34:07

shangdawei 发表于 2017-4-19 10:14

谢谢分享.

		自动登录	找回密码
密码			注册

[UUProg2] FPGA IO 到 PIN 脚

浏览过的版块