DIY编程器网

标题: ATmega103单片机在跳频系统数字信号处理中的应用 [打印本页]

作者: liyf 时间: 2014-10-5 14:14
标题: ATmega103单片机在跳频系统数字信号处理中的应用
ATmega103单片机在跳频系统数字信号处理中的应用

摘要：文中介绍了ATMEL公司的高性能AVR单片机ATmega103的主要性能特点，给出了ATmega103在FH跳频系统数字信号处理模块中的应用方法，详细介绍了片内同步串口SPI的使用技巧，同时给出了SPI的通信应用程序。 关键词：单片机；跳频；SPI；数字信号处理；ATmega103
ＡＴｍｅｇａ１０３单片机是ＡＴＭＥＬ公司推出的精简指令集（ＲＩＳＣ）ＡＶＲ（ＡＤＶＡＮＣＥＲＩＳＣ）系列单片机产品，这是一种增强型ＲＩＳＣ结构，采用了ＣＭＯＳ技术的８位微控制器该结构能有效支持高级语言以及密集度极大的汇编器代码程序。
跳频系统（ＦＨ）是指载波频率按某种跳频图案（跳频序列）在很宽的频带范围内跳变的通信系统，由于该系统具有抗干扰、抗多径和抗衰落性等能力，故在军用和民用领域都得到了广泛的应用。本系统方案中，信号处理模块主要完成跳频模式（ＦＨ）下有关数字信号的处理，包括话音编解码、话音组织及与同步有关的操作等，这些技术目前是跳频系统的关键技术之一。
本文介绍ＡＴｍｅｇａ１０３单片机的特点及其在ＦＨ系统数字信号处理模块中的使用方法，同时详细介绍ＳＰＩ(ＳｅｒｉａｌＰｅｒｉｐｈｅｒａｌＩｎｔｅｒｆａｃｅ)的特点和应用。

１　ＡＴｍｅｇａ１０３单片机概述
ＡＴｍｅｇａ１０３是基于ＡＶＲＲＩＳＣ结构的８－ｂｉｔ低功耗ＣＭＯＳ微处理器，它吸取了ＰＩＣ系列及８０５１系列单片机的优点，并作了重大改进，其特点如下：
●供电电压为２．７～６Ｖ，主频最高可达１２ＭＨｚ；
●具有１２０条指令，大多数指令执行时间为单个时钟周期；
●带有１２８ｋ字节片内可下载的Ｆｌａｓｈ存储器（ＳＰＩ串行下载１０００次寿命）和４ｋ字节的片内ＲＡＭ以及４ｋ字节的片内ＥＥＰＲＯＭ；
●有３２条可编程Ｉ／Ｏ线、８条输入线和８条输出线；
●具有３２个８位通用寄存器；
●内含２个８位定时器和１个１６位定时器；
●带有可编程串行ＵＡＲＴ＋ＳＰＩ接口；
●具有内部中断源和８个外部中断源；
●带有８通道１０位Ａ／Ｄ转换器、片内模拟比较器以及看门狗等电路；
●可在线编程。

ＡＴｍｅｇａ１０３因其上述特点使其成为一种适合于多功能、快速，且具有高度灵活性和高性价比的微控制器。

２　跳频信号处理对单片机的要求
跳频信号处理模块是ＦＨ电台的关键部分之一，主要用于完成电台的同步及有关数据处理组织等任务。单片机是该模块的核心，模块的许多功能都是在单片机的直接或间接参与下完成的。综合考虑，单片机在该模块中的作用大致如下：
（１）完成大量数据交换，因为电台在工作时需要接收或传送大量其它单片机以及模块内部的有关参数数据；
（２）完成快速实时处理功能，因为模块对许多信息要求立即处理，例如ＴＯＤ（ＴｉｍｅｏｆＤａｙ）信息、话音数据、实时工作频率计算等。
（３）用于数据交换，包括单片机接口、ＴＯＤ、同步信息、控制状态参数数据接口等。
（４）完成大量运算。一般电台在ＦＨ工作方式时，每跳都需要计算ＴＯＤ、工作频率、接收或发送数据的重新组织。
（５）通过足够的Ｉ／Ｏ口来提供多种控制状态线，以供电台及模块内部使用。
（６）通过片内大量数据来存储区存取运算过程中产生的大量中间数据。

３　设计思路
根据电台ＦＨ信号处理模块对单片机的要求，如果选用８９Ｃ５Ｘ系列单片机，不但在实现功能上比较困难（如运算速度、Ｉ／Ｏ口数量等），而且所需的外围扩展电路也必须增加（如ＲＡＭ，通信口等）。而选用ＡＴｍｅｇａ１０３单片机则能较好地满足设计要求，因此，本设计选用ＡＴｍｅｇａ１０３单片机来实现信号处理模块的功能。图１所示是其硬件原理图。
此外，在实际使用中，还需注意软件设计。为了便于调试、维护及功能扩展，该系统采用模块化程序设计方案；而且考虑到软件的可靠性，还增加了容错和冗余设计；同时，针对数据接口多的特点，程序中还设计了简明、通用性的接口通信协议。

４　Ａｔｍｅｇａ１０３的ＳＰＩ在ＦＨ中的应用
由上述描述可知，ＳＰＩ在设计中占有重要的地位，模块内部的主要控制和数据交换都由其完成，下面详细介绍ＳＰＩ在模块中的设计方法。
４．１ＳＰＩ的工作原理
ＡＴｍｅｇａ１０３和外设之间可通过ＳＰＩ进行高速同步数据传输。主从ＣＰＵ的ＳＰＩ连接见图２所示。其中，ＳＣＫ为主机的时钟输出和从机的时钟输入。把数据写入主机ＳＰＩ数据寄存器的操作将启动ＳＰＩ时钟产生器，此时，数据将从主机的ＭＯＳＩ移出，并从从机的ＭＯＳＩ移入，移完一个字节后，ＳＰＩ时钟停止，并设置发送结束标志。此时如果ＳＰＣＲ的ＳＰＩＥ（ＳＰＩ中断使能）置位，则引发中断。选择某器件为从机时，可将从机选择输入端ＳＳ拉低。主从机的移位寄存器可以看成是一个分布式的１６位循环移位寄存器。当数据从主机移向从机的同时，数据也将从从机移向主机，从而在移位过程中实现主从机的数据交换。
ＳＰＩ的主要寄存器包括控制寄存器ＳＰＣＲ、状态寄存器ＳＰＳＲ、数据寄存器ＳＰＤＲ。其中ＳＰＣＲ用于设置ＳＰＩ的中断使能、数据传输顺序、主从机选择、时钟相位和时钟速率等；ＳＰＳＲ为ＳＰＩ中断标志，用于标志写冲突。ＳＰＤＲ寄存器用于在寄存器文件和ＳＰＩ移位寄存器之间传递数据。写该寄存器时，将先对数据传送进行初始化，读该寄存器时，读到的将是移位寄存器接收缓冲区的值。
４．２ＳＰＩ的程序设计
在该ＦＨ信号处理模块中，单片机通过ＳＰＩ与ＦＰＧＡ交换数据。ＦＰＧＡ选用Ｘｉｎｌｉｘ公司的ＸＣＶ１００。下面具体介绍几个主要的子程序：
（１）ＳＰＩ的初始化
程序在复位时，通常都要对ＳＰＩ口进行初始化。单片机设置若为主机。ＳＰＩ的数据顺序为ＬＳＢ低位　在前。ＳＣＫ时钟空闲时为低电平，在ＳＣＫ的下降沿采样数据；时钟为系统时钟的１／１２８。那么，具体的初始化程序如下：
ｒｅｓｅｔ:ｌｄｉｒｘ,＄０
ｏｕｔｓｐｓｒ,ｒｘ ;清ＳＰＩ中断标志，写冲突标志
ｌｄｉｒｘ,＄０ｆ７;
ｏｕｔｓｐｃｒ, ｒｘ ;设置ＳＰＩ的传输参数
（２）ＳＰＩ的发送程序

单片机每次需要把１０ｂｙｔｅ的相关码送给ＦＰＧＡ，因此应将ＳＲＡＭ区的＄０９ｃ２－＄０９ｄｆ段设定为ＳＰＩ的数据缓冲区，然后由ＳＰＩ从该缓冲区中取数据直到发送完毕。ＳＰＩ的发送函数如下：
ｓｐｉ_ｓｅｎｄ:ｌｄｉｘｈ,＄９
ｌｄｉｘｌ,＄０ｃ２;
ｓｔｓｓｐｉｆｉｆｏｏ,ｘｌ ;将ＳＰＩ缓冲区的输出地址设为＄ｃ２
ｌｄｉｒｙ, １０ ;将１０ｂｙｔｅ相关码存入＄９ｃ２开始的地址
ｓ６７_２: ｌｄｒｘ, ｙ＋ ;ｙ为相关码存放的地址
ｓｔｘ＋, ｒｘ
ｓ６７_３: ｄｅｃｒｙ
ｂｒｎｅｓ６７_２
ｓｔｓｓｐｉｆｉｆｏｉ,ｘｌ ;将ＳＰＩ缓冲区的输入地址存入ｓｐｉｆｉｆｏｉ
ｌｄｉｒｘ,＄０ａａ ;将发相关码的标志＄ａａ通过ＳＰＩ
ｏｕｔｓｐｄｒ,ｒｘ ;送给ＦＰＧＡ
ｓｅｉ ;开中断
ｒｅｔ
（３）ＳＰＩ的中断程序
每次ＳＰＩ发送完一字节，都要产生一个中断，以使程序跳转到ＳＰＩ的中断程序。由于ＳＰＩ主从机的移位寄存器可以看成是一个分布式的１６位循环移位寄存器，而且在当数据从主机移向从机的同时，数据也从从机移向主机，故在中断程序中，应首先判断ＳＰＤＲ中的数据是否是需要接收的数据（相关值），然后判断ＳＰＩ缓冲区中的数据（相关码）是否发完，如没有，则继续发送，直到发完为止。具体程序如下：
ｓｐｉ_ｉｎｔ:ｐｕｓｈｘｌ ;保存寄存器的值
ｐｕｓｈｘｈ
ｉｎｘｌ,ｓｒｅｇ
ｐｕｓｈｘｌ
ｌｄｓｘｌ, ｒｃｏｒｍａｒｋ ;判断是否为有效数据，“０”为有效
ｂｒｎｅｓｐｉ_２ 不等于０，跳
ｉｎｘｌ, ｓｐｄｒ
ｓｔｓｉｎｃｏｒｂｕｆ, ｘｌ ;将相关值存入ｉｎｃｏｒｂｕｆ
ｓｐｉ_２: ｌｄｓｘｌ, ｓｐｉｆｉｆｏｏ ;比较缓冲区的输入，输出指针
ｌｄｓｓｐｒｘ, ｓｐｉｆｉｆｏｉ
ｃｐｘｌ. ｓｐｒｘ ;
ｂｒｅｑｓｐｉｅｎｄ ;相等，则数据发完，跳
ｌｄｉｘｈ,＄９ ;不等，则取下一个字节送入ｓｐｄｒ
ｌｄｓｐｒｘ, ｘ＋
ｏｕｔｓｐｄｒ, ｓｐｒｘ
ｃｐｉｘｌ, ＄０ｅ０ ;调整ｓｐｉｆｉｆｏｏ指针
ｂｒｌｏｓｐｉ_０ ;未超过缓冲区范围，跳
ｌｄｉｘｌ, ＄０ｃ２ ;超过，将缓冲区开始地
址给ｓｐｉｆｉｆｏｏ
ｓｐｉ_０: ｓｔｓｓｐｉｆｉｆｏｏ,ｘｌ;
ｓｐｉｅｎｄ:ｐｏｐｘｌ
ｏｕｔｓｒｅｇ,ｘｌ
ｐｏｐｘｈ
ｐｏｐｘｌ
ｒｅｔｉ

５　结束语
本设计方案已通过软硬件调试，结果表明：ＡＴ-ｍｅｇａ１０３单片机较８９Ｃ５Ｘ系列单片机在资源和功能上都有很大的提高，不但控制更加简单、灵活，而且能够节省不少外围电路，因此具有成本和体积上的优势，可完全满足跳频信号处理模块的功能要求。

欢迎光临 DIY编程器网 (http://diybcq.com./)